(2) Japanese Patent Application Laid-Open No. 59-16361 (1984): "METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE"

The following is a brief description of the invention disclosed in this publication.

In this invention, a grain size of a polycrystalline silicon film is increased and uniformed, and the polycrystalline silicon film is then doped with an impurity, so that evaporation and redistribution of the doped impurity caused by high temperature heat treatment is prevented to uniform resistivity. In particular, a high temperature heat treatment step is added after generating polycrystalline silicon to increase a grain size. As a result, a variance ratio of the grains decreases, achieving a ratio of the maximum value and the minimum value of a resistance value in the same lot of approximately one to three-fold, which is lower than half of a conventional ratio, thereby obtaining stable device characteristics.

(9 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59-16361

 1 Int. Cl.³
 1 O1 L 27/04 21/324 識別記号

庁内整理番号 P 8122-5F 6851-5F 母公開 昭和59年(1984)1月27日

発明の数 1 審査請求 未請求

(全 3 頁)

69半導体装置の製造方法

②特

顧 昭57-126421

砂出

願 昭57(1982)7月19日

@発 明

竹林孝路 門直市大字門真1006番地松下電

器産業株式会社内

@発 明 者· 吉田正勝

門真市大字門真1006番地松下電

器産業株式会社内 ①出·願 人 松下電子工業株式会社

門真市大字門真1006番地

個代 理 人 弁理士 中尾敏男

外1名

明 細 · 霍

1、特許の名称

半導体装置の製造方法

2、特許請求の範囲

半導体拡板の表面に低温で多結晶シリコン薄膜を循類し、ついて、前記多結晶シリコンの推数温度より高温で熱処理工程を施したのち、前記多結晶シリコン原に不純物をドーブすることを特徴とする半導体装置の製造方法。

3、発明の詳細な説明.

本発明は、抵抗負荷MOS半導体集積回路装置 に適した高抵抗て、かつ、延抗値の均一を抵抗を 含む半導体装置の製造方法に関するものである。

従来、MOS半導体集積回路(MOS・IC)とくに、高抵抗負荷をそなえたMOS、LSIにおいては、索子面撲が小さく、動作速度が速い利点があり広く利用されている。しかし、その負荷抵抗には、均一な抵抗値が要求され、LSIの形成において問題となっていた。すなわち、問題点を節しく言えば、従来のMOS・LSIで用いち

れる高抵抗体は、シリコン基板の表面にSiO2を形成し、との上に多結晶シリコン膜を、たとえばCVD法等により成長し、イオン注入により不純物を注入して、アニールにより注入した不純物を活性化させ抵抗値を定める方法により形成されて

このようにして形成された高抵抗は、SIO₂版の表面に形成する多結晶シリコン膜の粒径により、後の工程で所定不純物を注入しても一定の抵抗値を得ることが困難であり、たとえば、粒径が0.1μm~0.2μm の範囲で、同一の不純物注入を行っても抵抗値が5~6倍の変動を示していた。

第1回はMOSトランジスクとその回路構成としての負荷抵抗体とを一体形成した半海体装置の断面図である。この装置の概要は、P型シリコン 巻板1の表面部を厚い絶縁膜2で分離し、その一方にN+ 型の領域3、4を形成し、これら両領域間の離い絶縁膜5を介して、多結晶シリコン将電局よりなるゲート電極6を殴げて元るMOS下ランジスタ部と、袋面の厚い絶縁膜2で分離された

特開昭59-16361(2)

他方の位際に形成された N⁺ 型領域 7 K 一端が接 し、他端がフィールド絶縁膜と称される 厚い純緑 膜 2' 上に存する 9 結晶シリコン層 8 よりなる抵 抗体部とをそなえ、これらの各要部が最衷部の安 定化被膜 9 で覆われ、同安定化被膜 9 の扇口を凝 じて低極配線層 1 O に接触されて外部阻路結線を 可能にしたものである。 なお、外部電極端子 S D, G はそれぞれ、ソース・ドレイン・ゲートで あり同じく R₁, R₂ は抵抗体の両端子を表わして

ところで、前記抵抗体部は、通常、厚さ0.2/m
~0.6/m, シート抵抗10⁷~10⁹ &/ □の多結
品シリコン暦 8 で形成されるが、これが前記MOS トランシスタ部と回路結合されて負荷抵抗体として用いられるとき、その抵抗値性1 0 Mg~100Mg の高抵抗が要求される。かかる抵抗体の形成方法は、従来、第2図に工程を示したように、该圧 C V D 法と称される化学的気相反応法で、たとえば、620 C 程度の低温で多結晶シリコン層を生成し(A1)、これに1 多以下の不純物をイォン注

程度となり従来の分以下にすることができ安定した素子特性を得ることができる。

以下本発明の方法化よる実施例を第3図化示す。 まず、被圧CVD社を用いて、約620℃の低温で厚さ約0.5μm の多結晶シリコン膜を成長させる(B1)。次化、1000℃以上の高温で約30 分間熱処理を行なう(B2)。

尚、ここで1000で以上の高語で熱処理することにより枚径0.3 μm 以上の多結品シリコンが得られる。次に、ゲート電極領域には焼イオンを加速エネルギー40KeV、注入量1×10¹⁵~1×10¹⁶個/cm²程度、負荷抵抗索子領域には、砒索イオンを加速エネルギー100KeV、注入量1×10¹⁵~1×10¹⁴個/cm²程度のイオン注入を行う(B3)イオン注入後、900での温度でN2 ガス中約30分間のアニールを行う(B4)。次に、フォトエッチング法により、MOSトランジスターのゲート電極、および高抵抗負荷索子が形成する(B5)。

との実施例では、高抵抗負荷領域形成に砒素イ オンを用いているが、燐のイオン社入でドーブし 入法で正確に打込み(A2)、アニール処理して(A3)、これをフォトエッチングでパターン形成して(A4)所定の抵抗値を得よりとしていた。しかしながら、従来方法では、比較的低温で生成された多結晶シリコンが、粒径O.1~O.2μm 程度の微粒子であるうえに、そのばらつきも大きいものであるため、これにイオン注入法で不純物導入を制御しても、抵抗値が均一にならず、大幅にばらつくという難点があった。

本発明は抵抗値の変動が少ない高抵抗索子を含む半導体検量の製造方法を提供するものである。 すなわち、本発明は、多結晶シリコン膜の粒径を 増大して均一化しこの後多結晶シリコン膜に対す る不純物のドープを行うことにより、高温熱処理 によるドープされた不純物の蒸発,再分布を防止 して比抵抗の均一化を図らんとするものである。

本発明は、多結晶シリコン生成後に高温熱処理 工程を付加して、粒径を大きくするもので、 これ により、粒径のばらつき比が小さくなり、 同一ロ マト内の抵抗値の最大値と最小値の比が 1 ~ 3 倍

てもよい。その場合の在入条件は加速エネルギー 4 O KeV,注入量~10¹³ 個/cm² 程度である。

なお本発明の実施例において多結晶シリコンの 粒径をできるだけ大きく、低抗値を安定化させる ためには、多結晶 堆積工程(B1)で形成温度をで きるだけ低温とすること、および高温熱処理工程 (B2)においてできるだけ高い品度で熱処理を行 うことが望ましい。多結晶シリコンの粒径は 1000 ℃以上で温度の増加とともに増大する。しかし高 温で長時間の熱処理を行った場合、シリコン基板 の高濃度ドーピング領域の不純物の再分布あるい は、トランジスターのゲート電極4よりの不純物 がゲート酸化膜を拡散化より通り抜けシリコン基 板碌度を変化させる等不都合を生じる。 したがっ て高温熱処理条件は、高温で短時間が望ましい。 これには例えば輻射加熱方式による2秒~100 砂程度のアニールでは1200℃~1400℃程 度まて温度が高くできかつシリコン基板中の不純 物再分布が低くできる。

以上の様に、本発明によれば粒径の大きな多結

特開昭59-16361 (3)


晶シリコン膜を形成した後、不純物をイオン注入 もすることにより、抵抗値のバランキの少ない抵 抗を有する半導体装置を提供することが出来る。

4、図面の簡単左説明

第1図は抵抗負荷MOS半導体装置の断面図、 第2図は従来の抵抗形成方法を示す工程図、第3 図は本発明の方法による抵抗形成方法を示す工程

1 ······ P 型シリコン基板、2 , 2′ ······分離 用絶録膜、6 ・・・・・・ゲート電標、8 ・・・・・・多結品 シリコン厝。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



頁有抵抗

